电路板的设计越来越多涉及到高速低损耗，AI的急速发展，更加剧了这个趋势。一般我们用介电常数Dielectric Constant (Dk), 损耗因子Dissipation factor  (Df)来判断材料的性能。我们今天谈谈Dk如何影响着信号在PCB线路上的传输？

| 电容的基本原理

当有两个平行导体，施加电压在这两个导体上，一个导体积累正电荷，另一个积累负电荷，从而产生电压差。中间的介质会被极化，并且影响着这两个导体之间电荷的存储能力，即：

C=Q/V

如果两个导体相互平行，那电荷的存储能力就是：

Dk（介电常数）通常指相对介电常数𝜀𝑟 ，表示介质在电场中储存电能的能力相对于真空的比例。在两个金属导体构成的电容器中，介质的𝜀𝑟越高，在相同电压下储存的电荷越多。

真空的𝜀𝑟=1 ，空气约为 1.0006，工程上常近似为 1。其他介质的𝜀𝑟是相对于真空的比值，因此也称为相对介电常数。

Dk是如何影响电路板信号传输的呢？假设我们看电路板上的信号传输路径和回路路径，他们就像两个平行导体，当施加电压到电路板上时，信号路径和回路路径之间的电压差产生了信号。变化的电压差产生电场，变化的电场产生磁场，电磁场沿着传输路径上行走。

电磁场会使介质发生极化：电子云被拉向一侧，极性分子像指南针一样转向电场方向。这些微观运动在介质内部产生大量“束缚电荷”，它们自己会形成一个反向电场，抵消掉一部分外加电场。导致总电场被削弱了，所以信号传播速度变慢了。

参考下面的公式，𝑣𝑝 是信号的速度，c是真空光速， 𝜀𝑟是相对介电常数 。𝜀𝑟与信号速度形成平方根的反比。也就是Dk越大，介质的极化越大，对原电场的抵消越强，电磁波建立速度越慢，那信号速度越慢。

这公式告诉我们：Dk 每增大到原来的 4 倍，信号速度就会减慢一半。

像PTFE是低极化材料，Dk值低。所以当有电场施加于PTFE时，只会产生少量的束缚电荷，对信号传输的影响低。

信号在PCB上传输速度的差异，会导致信号的时延和相位差。

除了拖慢信号，Dk 带来的额外电容还会从根本上改变传输线的另一个关键特性 - 特性阻抗。

其中V是信号线与参考平面之间的电压，I是沿着信号线传播的电流。电流即单位时间通过信号线截面的电荷量。

当介质的Dk 越大，极化越大，形成的电容越大。根据电容C=Q/V，在同样的电压V下，信号线上需要堆积更多的自由电荷。这些自由电荷来自驱动端的电子源，也就是有更大的电流流动，电流是电荷的流动速率。

对于高速信号，电压随时间快速变化（dV/dt 很大），根据 I = C·dV/dt，电容越大则瞬时电流越大，从而特性阻抗 Z=dV/dI 越低

从上面可以看到，Dk 越大，阻抗越低。这就是为什么工程人员在模拟阻抗时，需要考虑DK值的原因。

另外我们也可以看到介质厚度对阻抗的影响。当介质厚度增加，电容C会减少，那为了维持相同电压，需要堆积的电荷减少，电流减少，阻抗也就是增加了。

Dk 通过极化效应，一方面用束缚电荷"拖慢"信号速度，另一方面通过增大分布电容"拉低"特性阻抗。这两个效应共同决定了你的高速链路是稳健运行还是濒临崩溃。